日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 2月20日

出願番号

Application Number:

特願2001-044078

[ST.10/C]:

[JP2001-044078]

出 願 人 Applicant(s):

株式会社アドバンテスト

2003年 6月23日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2001-044078

【書類名】

特許願

【整理番号】

10014

【提出日】

平成13年 2月20日

【あて先】

特許庁長官 殿

【国際特許分類】

G05B

【発明の名称】

インターリーブAD変換方式波形ディジタイザ装置

【請求項の数】

20

【発明者】

【住所又は居所】

東京都練馬区旭町1丁目32番1号株式会社アドバンテ

スト内

【氏名】

浅見 幸司

【特許出願人】

【識別番号】

390005175

【氏名又は名称】

株式会社アドバンテスト

【代理人】

【識別番号】

100104156

【弁理士】

【氏名又は名称】

龍華 明裕

【電話番号】

(03)5366-7377

【手数料の表示】

【予納台帳番号】

053394

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 インターリーブAD変換方式波形ディジタイザ装置 【特許請求の範囲】

【請求項1】 電子デバイスから出力されるアナログ信号をディジタル信号 に変換するディジタイザ装置であって、

前記電子デバイスから出力されるアナログ信号を、所定の時間間隔でディジタル信号に順次変換するA/Dコンバータと、

前記A/Dコンバータが変換した前記ディジタル信号のそれぞれに、補正係数を乗算して算出した補正信号を出力するディジタルフィルタと、

前記A/Dコンバータが前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記A/Dコンバータが前記アナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた前記補正係数を、前記A/Dコンバータが変換した前記ディジタル信号のそれぞれに対して乗算した補正信号を出力するディジタルフィルタと

を備えることを特徴とするディジタイザ装置。

【請求項2】 前記ディジタルフィルタは、前記補正係数を算出するためのインパルス応答関数が与えられ、

前記ディジタルフィルタは、前記理想サンプリングタイミングから、前記位相 誤差だけ離れたタイミングに対応する前記インパルス応答関数の値である前記補 正係数と、前記ディジタル信号の値とをたたみ込み演算して算出した前記補正信 号を出力することを特徴とする請求項1に記載のディジタイザ装置。

【請求項3】 電子デバイスから出力されるアナログ信号をディジタル信号 に変換するディジタイザ装置であって、

前記電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、

前記N個のA/Dコンバータが出力する前記ディジタル信号のそれぞれに、それぞれ対応する前記A/Dコンバータが、前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータのそれぞれが

前記アナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を乗算して算出した補正信号を出力する、前記N個のA/Dコンバータにそれぞれ対応したN個のディジタルフィルタとを備えることを特徴とするディジタイザ装置。

【請求項4】 前記N個のディジタルフィルタは、前記補正係数を算出する ためのインパルス応答関数が格納された記憶部をそれぞれ有し、

前記N個のディジタルフィルタは、前記理想サンプリングタイミングから、それぞれ対応する前記A/Dコンバータの前記位相誤差だけ離れたタイミングに対応する前記インパルス応答関数の値である前記補正係数と、それぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号の値とをたたみ込み演算した前記補正信号をそれぞれ出力することを特徴とする請求項3に記載のディジタイザ装置。

【請求項5】 前記記憶部は、対応する前記A/Dコンバータのゲイン特性 に基づいた、前記インパルス応答関数を格納することを特徴とする請求項4に記 載のディジタイザ装置。

【請求項6】 前記記憶部は、対応する前記A/Dコンバータの周波数特性 に基づいた、前記インパルス応答関数を格納することを特徴とする請求項4又は 5に記載のディジタイザ装置。

【請求項7】 前記N個のディジタルフィルタは、それぞれの前記ディジタルフィルタのインパルス応答関数において、それぞれ対応する前記A/Dコンバータの前記実サンプリングタイミングにおける値を、前記補正係数として格納する記憶部をそれぞれ有し、

前記N個のディジタルフィルタは、それぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号の値と、前記補正係数とをたたみ込み演算した前記補正信号をそれぞれ出力することを特徴とする請求項3に記載のディジタイザ装置。

【請求項8】 前記記憶部は、対応する前記A/Dコンバータのゲイン特性に基づいた、前記補正係数を格納することを特徴とする請求項7に記載のディジタイザ装置。

【請求項9】 前記記憶部は、対応する前記A/Dコンバータの周波数特性に基づいた、前記補正係数を格納することを特徴とする請求項7又は8に記載のディジタイザ装置。

【請求項10】 前記N個のディジタルフィルタがそれぞれ出力した前記補 正信号を所定の順序に整列させたデータシーケンスを生成するインターリーブ部 を更に備えることを特徴とする請求項3から9のいずれかに記載のディジタイザ 装置。

【請求項11】 複数の前記ディジタルフィルタがそれぞれ出力した前記補 正信号の和を算出し、デシメーションデータを生成するデシメーションデータ生 成部を更に備え、

前記N個のディジタルフィルタは、

それぞれ対応する前記A/Dコンバータが、前記アナログ信号をサンプリング するべき理想サンプリングタイミングと、それぞれ対応する前記A/Dコンバー タが前記アナログ信号をサンプリングした実サンプリングタイミングとの位相誤 差と、

それぞれ対応する前記A/Dコンバータの前記理想サンプリングタイミングの 、基準となる前記A/Dコンバータの前記理想サンプリングタイミングに対する 位相差と

に基づいた前記補正係数を、それぞれ対応する前記A/Dコンバータが変換した 前記ディジタル信号のそれぞれに対して乗算した前記補正信号を出力することを 特徴とする請求項3に記載のディジタイザ装置。

【請求項12】 前記N個のディジタルフィルタは、所定のインパルス応答 関数をポリフェーズ分解し、前記位相誤差に基づいた係数を乗算した前記複数の 補正係数を格納する記憶部を有し、

前記N個のディジタルフィルタは、前記複数の補正係数と前記ディジタル信号とをたたみ込み演算した前記補正信号を出力することを特徴とする請求項11に記載のディジタイザ装置。

【請求項13】 前記N個のディジタルフィルタのそれぞれの前記記憶部は、対応する前記A/Dコンバータの前記理想サンプリングタイミングにおける、

前記インパルス応答関数の値に、前記位相誤差に基づいた係数を乗算した値を、 前記複数の補正係数として格納することを特徴とする請求項12に記載のディジ タイザ装置。

【請求項14】 前記N個のディジタルフィルタのそれぞれの前記記憶部は、それぞれ対応する前記A/Dコンバータの前記理想サンプリングタイミングの位相と、基準となるA/Dコンバータの前記理想サンプリングタイミングの位相との差だけ、前記インパルス応答関数を時間軸上で移動させた関数と、前記位相誤差とに基づいた前記補正係数を格納することを特徴とする請求項13に記載のディジタイザ装置。

【請求項15】 電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、

前記電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、

前記N個のA/Dコンバータが変換したディジタル信号を、所定の順序に整列 させた第1データシーケンスを生成し出力する第1インターリーブ部と、

前記第1インターリーブ部が出力した前記第1データシーケンスをそれぞれ受け取り、前記N個のA/Dコンバータが前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータが前記アナログ信号をサンプリングタイミングとの位相誤差に基づいた補正係数と、前記第1データシーケンスとをたたみ込み演算し、前記第1データシーケンスより少ないデータ数のデシメーションデータをそれぞれ生成し、出力するN個のディジタルフィルタと、

前記N個のディジタルフィルタが出力した前記デシメーションデータのデータを所定の順序に整列させた第2データシーケンスを生成する第2インターリーブ部と

を備えることを特徴とするディジタイザ装置。

【請求項16】 前記N個のディジタルフィルタは、前記補正係数を算出するためのインパルス応答関数を格納する記憶部をそれぞれ有し、

前記N個のディジタルフィルタは、前記理想サンプリングタイミングから、それぞれ対応する前記A/Dコンバータの前記位相誤差だけ離れたタイミングに対応する前記インパルス応答関数の値と、それぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号の値とをたたみ込み演算した信号をそれぞれ出力することを特徴とする請求項15に記載のディジタイザ装置。

【請求項17】 電子デバイスを試験するための試験装置であって、

パターン信号及び期待値信号を発生するパターン発生部と、

前記パターン発生器が発生する前記パターン信号の波形を整形する波形整形器 と、

前記電子デバイスが載置され、前記電子デバイスに前記波形整形器によって整 形された前記パターン信号を供給し、前記電子デバイスから出力されるアナログ 信号を受け取るデバイス接触部と、

前記電子デバイスから出力される前記アナログ信号をディジタル信号に変換するディジタイザ装置と、

前記パターン発生器から出力される前記期待値信号と、前記ディジタイザ装置から出力される信号とに基づいて、前記電子デバイスの良否を判定する判定部と を備え、

前記ディジタイザ装置は、

前記電子デバイスから出力されるアナログ信号を、所定の時間間隔でディジタル信号に順次変換するA/Dコンバータと、

前記A/Dコンバータが変換した前記ディジタル信号のそれぞれに、補正係数を乗算して算出した補正信号を出力するディジタルフィルタとを有し、

前記ディジタルフィルタは、前記A/Dコンバータが前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記A/Dコンバータが前記アナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいた、前記補正係数を前記ディジタル信号のそれぞれに対して乗算することを特徴とする試験装置。

【請求項18】 電子デバイスを試験するための試験装置であって、

パターン信号及び期待値信号を発生するパターン発生部と、

前記パターン発生器が発生する前記パターン信号の波形を整形する波形整形器 と、

前記電子デバイスが載置され、前記電子デバイスに前記波形整形器によって整 形された前記パターン信号を供給し、前記電子デバイスから出力されるアナログ 信号を受け取るデバイス接触部と、

前記電子デバイスから出力される前記アナログ信号をディジタル信号に変換するディジタイザ装置と、

前記パターン発生器から出力される前記期待値信号と、前記ディジタイザ装置から出力される信号とに基づいて、前記電子デバイスの良否を判定する判定部とを備え、

前記ディジタイザ装置は、

前記電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、

前記N個のA/Dコンバータが出力する前記ディジタル信号のそれぞれに、補 正係数を乗算した補正信号を出力する、前記N個のA/Dコンバータにそれぞれ 対応したN個のディジタルフィルタと を有し、

前記N個のディジタルフィルタは、それぞれ対応する前記A/Dコンバータが、前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータのそれぞれが前記アナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいた補正係数を、それぞれ対応する前記A/Dコンバータが変換した前記ディジタル信号のそれぞれに対して乗算することを特徴とする試験装置。

【請求項19】 前記ディジタイザ装置は、

複数の前記ディジタルフィルタがそれぞれ出力した前記補正信号の和を算出し、デシメーションデータを生成するデシメーションデータ生成部を更に有し、 前記N個のディジタルフィルタは、 それぞれ対応する前記A/Dコンバータが、前記アナログ信号をサンプリング するべき理想サンプリングタイミングと、前記N個のA/Dコンバータのそれぞ れが前記アナログ信号をサンプリングしたサンプリングタイミングとの位相誤差 と、

それぞれ対応する前記A/Dコンバータの前記理想サンプリングタイミングの 、基準となる前記A/Dコンバータの前記理想サンプリングタイミングに対する 位相差と

に基づいた前記補正係数を、それぞれ対応する前記A/Dコンバータが変換した 前記ディジタル信号のそれぞれに対して乗算した前記補正信号を出力することを 特徴とする請求項18に記載の試験装置。

【請求項20】 電子デバイスを試験するための試験装置であって、

パターン信号及び期待値信号を発生するパターン発生部と、

前記パターン発生器が発生する前記パターン信号の波形を整形する波形整形器 と、

前記電子デバイスが載置され、前記電子デバイスに前記波形整形器によって整 形された前記パターン信号を供給し、前記電子デバイスから出力されるアナログ 信号を受け取るデバイス接触部と、

前記電子デバイスから出力される前記アナログ信号をディジタル信号に変換するディジタイザ装置と、

前記パターン発生器から出力される前記期待値信号と、前記ディジタイザ装置から出力される信号とに基づいて、前記電子デバイスの良否を判定する判定部と を備え、

前記ディジタイザ装置は、

前記電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、

前記N個のA/Dコンバータが変換したディジタル信号を、所定の順序に整列 させた第1データシーケンスを生成し出力する第1インターリーブ部と、

前記第1インターリーブ部が出力した前記第1データシーケンスをそれぞれ受

け取り、前記N個のA/Dコンバータが前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータが前記アナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいた補正係数と、前記第1データシーケンスとをたたみ込み演算し、前記第1データシーケンスより少ないデータ数のデシメーションデータをそれぞれ生成し、出力するN個のディジタルフィルタと、

前記N個のディジタルフィルタがそれぞれ出力した前記デシメーションデータのデータを所定の順序に整列させた第2データシーケンスを生成する第2インターリーブ部と

を有することを特徴とする試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、インターリーブAD変換方式の波形ディジタイザ装置に関する。特に、インターリーブAD変換時におけるサンプリングタイミングの位相誤差に伴う測定誤差を検出して補正する補正手段に関する。

[0002]

【従来の技術】

N相(way)のインターリーブAD変換方式の波形ディジタイザは、N個のA/Dコンバータを用いることで、見かけ上のサンプリングレートを高くすることが可能な技術であるが、一方でサンプリングするタイミングが正確であることが要求される。

[0003]

図7に、電子デバイスの試験装置に用いられる従来のディジタイザ装置200 の構成を示す。ディジタイザ装置200は、4個のA/Dコンバータ(ADC)110と、4個のクロック112と、インターリーブ部114と、ディジタルフィルタ116とを備える。A/Dコンバータ110は、それぞれクロック112 から与えられるタイミングに基づいて、電子デバイスが出力するアナログ信号をサンプリングし、ディジタル信号に変換する。インターリーブ部114は、4個

のA/Dコンバータ110が変換したディジタル信号を、所定の順序に整列させたデータシーケンスを生成する。ディジタルフィルタ116は、所定のインパルス応答関数に基づいて、インターリーブ部114が生成したデータシーケンスに補正係数を乗算する。ディジタルフィルタ116は、データシーケンスに補正係数を乗算することにより、当該データシーケンスに含まれる所定の周波数成分を除去する。ディジタルフィルタ116は、当該補正係数を乗算したデータシーケンスを、試験装置の判定部に出力する。当該判定部は、補正係数が乗算されたデータシーケンスに基づいて、当該電子デバイスの良否を判定する。

[0004]

4個のA/Dコンバータは、それぞれのサンプリングタイミングが等位相間隔となるように、位相調整されなければならない。それぞれのA/Dコンバータのサンプリングタイミングが、位相誤差を有する場合においても、インターリーブ部114及びディジタルフィルタ116は、A/Dコンバータから出力されるディジタルデータを、等間隔でサンプリングされたデータとして処理を行うため、ディジタルフィルタ116が出力するデータシーケンスは、電子デバイスが出力したアナログ信号に対して誤差を有する。そのため、判定部は、電子デバイスの良否を精度よく判定することができない。

[0005]

【発明が解決しようとする課題】

上述したように従来技術においては、複数のA/Dコンバータ間におけるサンプリングタイミングの位相間隔を一定となるように調整していた。一方、A/Dコンバータのサンプリング特性は、A/Dコンバータ素子自身の部品ばらつきや、環境温度、経時変化、電源電圧変動により、目的とする等間隔でのサンプリングに変動を来す。また、等位相間隔のサンプリングタイミングとなるように、複数のA/Dコンバータにクロックを供給することは、非常に困難であった。これら要因に伴って、理想状態のサンプリングタイミングからの変動を生じてくることになる。このことは、より精度よく電子デバイスが出力するアナログ信号を再現することを困難とし、そのため精度よく電子デバイスの良否を判定することを困難としていた。

[0006]

そこで、本発明が解決しようとする課題は、複数の複数のA/Dコンバータ間におけるサンプリング位相のずれを補正し、アナログ信号を精度よく再現できるAD変換方式ディジタイザ装置及び半導体試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

[0007]

【課題を解決するための手段】

上記課題を解決するために、本発明の第1の形態においては、電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、電子デバイスから出力されるアナログ信号を、所定の時間間隔でディジタル信号に順次変換するA/Dコンバータと、A/Dコンバータが変換したディジタル信号のそれぞれに、補正係数を乗算して算出した補正信号を出力するディジタルフィルタと、A/Dコンバータがアナログ信号をサンプリングするべき理想サンプリングタイミングと、A/Dコンバータがアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を、A/Dコンバータが変換したディジタル信号のそれぞれに対して乗算した補正信号を出力するディジタルフィルタとを備えることを特徴とするディジタイザ装置を提供する。

[0008]

本発明の第1の形態において、ディジタルフィルタは、補正係数を算出するためのインパルス応答関数が与えられ、ディジタルフィルタは、理想サンプリングタイミングから、位相誤差だけ離れたタイミングに対応するインパルス応答関数の値である補正係数と、ディジタル信号の値とをたたみ込み演算して算出した補正信号を出力してよい。

[0009]

本発明の第2の形態においては、電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/D

コンバータが出力するディジタル信号のそれぞれに、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータのそれぞれがアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を乗算して算出した補正信号を出力する、N個のA/Dコンバータにそれぞれ対応したN個のディジタルフィルタとを備えることを特徴とするディジタイザ装置を提供する。

[0010]

本発明の第2の形態において、N個のディジタルフィルタは、補正係数を算出するためのインパルス応答関数が格納された記憶部をそれぞれ有し、N個のディジタルフィルタは、理想サンプリングタイミングから、それぞれ対応するA/Dコンバータの位相誤差だけ離れたタイミングに対応するインパルス応答関数の値である補正係数と、それぞれ対応するA/Dコンバータが変換したディジタル信号の値とをたたみ込み演算した補正信号をそれぞれ出力してよい。また、記憶部は、対応するA/Dコンバータのゲイン特性に基づいた、インパルス応答関数を格納してよい。また、記憶部は、対応するA/Dコンバータの周波数特性に基づいた、インパルス応答関数を格納してよい。

[0011]

また、N個のディジタルフィルタは、それぞれのディジタルフィルタのインパルス応答関数において、それぞれ対応するA/Dコンバータの実サンプリングタイミングにおける値を、補正係数として格納する記憶部をそれぞれ有し、N個のディジタルフィルタは、それぞれ対応するA/Dコンバータが変換したディジタル信号の値と、補正係数とをたたみ込み演算した補正信号をそれぞれ出力してよい。また、記憶部は、対応するA/Dコンバータのゲイン特性に基づいた、補正係数を格納してよい。また、記憶部は、対応するA/Dコンバータの周波数特性に基づいた、補正係数を格納してよい。

[0012]

また、N個のディジタルフィルタがそれぞれ出力した補正信号を所定の順序に整列させたデータシーケンスを生成するインターリーブ部を更に備えてよい。また、複数のディジタルフィルタがそれぞれ出力した補正信号の和を算出し、デシ

メーションデータを生成するデシメーションデータ生成部を更に備え、N個のディジタルフィルタは、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングするべき理想サンプリングタイミングと、それぞれ対応するA/Dコンバータのそれぞれがアナログ信号をサンプリングしたサンプリングタイミングとの位相誤差と、それぞれ対応するA/Dコンバータの理想サンプリングタイミングの、基準となるA/Dコンバータの理想サンプリングタイミングに対する位相差とに基づいた補正係数を、それぞれ対応するA/Dコンバータが変換したディジタル信号のそれぞれに対して乗算した補正信号を出力してよい。

[0013]

また、N個のディジタルフィルタは、所定のインパルス応答関数をポリフェーズ分解し、位相誤差に基づいた係数を乗算した複数の補正係数を格納する記憶部を有し、N個のディジタルフィルタは、複数の補正係数とディジタル信号とをたたみ込み演算した補正信号を出力してよい。また、N個のディジタルフィルタのそれぞれの記憶部は、対応するA/Dコンバータの理想サンプリングタイミングにおける、インパルス応答関数の値に、位相誤差に基づいた係数を乗算した値を、複数の補正係数として格納してよい。また、N個のディジタルフィルタのそれぞれの記憶部は、それぞれ対応するA/Dコンバータの理想サンプリングタイミングの位相と、基準となるA/Dコンバータの理想サンプリングタイミングの位相と、基準となるA/Dコンバータの理想サンプリングタイミングの位相との差だけ、インパルス応答関数を時間軸上で移動させた関数と、位相誤差とに基づいた補正係数を格納してよい。

[0014]

本発明の第3の形態においては、電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/Dコンバータが変換したディジタル信号を、所定の順序に整列させた第1データシーケンスを生成し出力する第1インターリーブ部と、第1インターリーブ部が出力した第1データシーケンスをそれぞれ受け取り、N個のA/Dコンバータがアナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/

Dコンバータがアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数と、第1データシーケンスとをたたみ込み演算し、第1データシーケンスより少ないデータ数のデシメーションデータをそれぞれ生成し、出力するN個のディジタルフィルタと、N個のディジタルフィルタが出力したデシメーションデータのデータを所定の順序に整列させた第2データシーケンスを生成する第2インターリーブ部とを備えることを特徴とするディジタイザ装置を提供する。

[0015]

本発明の第3の形態において、N個のディジタルフィルタは、補正係数を算出するためのインパルス応答関数を格納する記憶部をそれぞれ有し、N個のディジタルフィルタは、理想サンプリングタイミングから、それぞれ対応するA/Dコンバータの位相誤差だけ離れたタイミングに対応するインパルス応答関数の値と、それぞれ対応するA/Dコンバータが変換したディジタル信号の値とをたたみ込み演算した信号をそれぞれ出力してよい。

[0016]

本発明の第4の形態においては、電子デバイスを試験するための試験装置であって、パターン信号及び期待値信号を発生するパターン発生部と、パターン発生器が発生するパターン信号の波形を整形する波形整形器と、電子デバイスが載置され、電子デバイスに波形整形器によって整形されたパターン信号を供給し、電子デバイスから出力されるアナログ信号を受け取るデバイス接触部と、電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置と、パターン発生器から出力される期待値信号と、ディジタイザ装置から出力される信号とに基づいて、電子デバイスの良否を判定する判定部とを備え、ディジタイザ装置は、電子デバイスから出力されるアナログ信号を、所定の時間間隔でディジタル信号に順次変換するA/Dコンバータと、A/Dコンバータが変換したディジタル信号のそれぞれに、補正係数を乗算して算出した補正信号を出力するディジタルフィルタとを有し、ディジタルフィルタは、A/Dコンバータがアナログ信号をサンプリングするべき理想サンプリングタイミングと、A/Dコンバータがアナログ信号をサンプリングするべき理想サンプリングタイミングとの位相誤差

に基づいた、補正係数をディジタル信号のそれぞれに対して乗算することを特徴 とする試験装置を提供する。

[0017]

本発明の第5の形態においては、電子デバイスを試験するための試験装置であ って、パターン信号及び期待値信号を発生するパターン発生部と、パターン発生 器が発生するパターン信号の波形を整形する波形整形器と、電子デバイスが載置 され、電子デバイスに波形整形器によって整形されたパターン信号を供給し、電 子デバイスから出力されるアナログ信号を受け取るデバイス接触部と、電子デバ イスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置 と、パターン発生器から出力される期待値信号と、ディジタイザ装置から出力さ れる信号とに基づいて、電子デバイスの良否を判定する判定部とを備え、ディジ タイザ装置は、電子デバイスから出力されるアナログ信号を、それぞれ異なるサ ンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数) 個のA/Dコンバータと、N個のA/Dコンバータが出力するディジタル信号の それぞれに、補正係数を乗算した補正信号を出力する、N個のA/Dコンバータ にそれぞれ対応したN個のディジタルフィルタとを有し、N個のディジタルフィ ルタは、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングす るべき理想サンプリングタイミングと、N個のA/Dコンバータのそれぞれがア ナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいた 補正係数を、それぞれ対応するA/Dコンバータが変換したディジタル信号のそ れぞれに対して乗算することを特徴とする試験装置を提供する。

[0018]

ディジタイザ装置は、複数のディジタルフィルタがそれぞれ出力した補正信号の和を算出し、デシメーションデータを生成するデシメーションデータ生成部を更に有し、N個のディジタルフィルタは、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータのそれぞれがアナログ信号をサンプリングしたサンプリングタイミングとの位相誤差と、それぞれ対応するA/Dコンバータの理想サンプリングタイミングの、基準となるA/Dコンバータの理想サンプリングタイミングに

対する位相差とに基づいた補正係数を、それぞれ対応するA/Dコンバータが変換したディジタル信号のそれぞれに対して乗算した補正信号を出力してよい。

[0019]

本発明の第6の形態においては、電子デバイスを試験するための試験装置であ って、パターン信号及び期待値信号を発生するパターン発生部と、パターン発生 器が発生するパターン信号の波形を整形する波形整形器と、電子デバイスが載置 され、電子デバイスに波形整形器によって整形されたパターン信号を供給し、電 子デバイスから出力されるアナログ信号を受け取るデバイス接触部と、電子デバ イスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置 と、パターン発生器から出力される期待値信号と、ディジタイザ装置から出力さ れる信号とに基づいて、電子デバイスの良否を判定する判定部とを備え、ディジ タイザ装置は、電子デバイスから出力されるアナログ信号を、それぞれ異なるサ ンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数) 個のA/Dコンバータと、N個のA/Dコンバータが変換したディジタル信号を 、所定の順序に整列させた第1データシーケンスを生成し出力する第1インター リーブ部と、第1インターリーブ部が出力した第1データシーケンスをそれぞれ 受け取り、N個のA/Dコンバータがアナログ信号をサンプリングするべき理想 サンプリングタイミングと、N個のA/Dコンバータがアナログ信号をサンプリ ングした実サンプリングタイミングとの位相誤差に基づいた補正係数と、第1デ ータシーケンスとをたたみ込み演算し、第1データシーケンスより少ないデータ 数のデシメーションデータをそれぞれ生成し、出力するN個のディジタルフィル タと、N個のディジタルフィルタがそれぞれ出力したデシメーションデータのデ ータを所定の順序に整列させた第2データシーケンスを生成する第2インターリ ーブ部とを有することを特徴とする試験装置を提供する。

[0020]

尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく 、これらの特徴群のサブコンビネーションも又、発明となりうる。

[0021]

【発明の実施の形態】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許 請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されて いる特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0022]

図1は、本発明に係る試験装置100の構成の一例を示す。試験装置100は、パターン発生器10、波形整形器20、デバイス接触部30、ディジタイザ装置50、判定部40を備える。試験されるべき電子デバイス60は、デバイス接触部30に載置される。パターン発生器10は、電子デバイス60に供給する入力信号を生成する。当該入力信号は、波形整形器20に供給される。波形整形器20は、電子デバイス60の特性に応じて、入力信号の波形を整形する。整形された入力信号は、デバイス接触部30を介して、電子デバイス60に供給される。電子デバイス60は、入力された入力信号に基づいて、アナログ信号をデバイス接触部30を介して、ディジタイザ装置50に出力する。ディジタイザ装置50は、受け取ったアナログ信号をディジタル信号に変換して、判定部40に供給する。判定部40は、ディジタル信号に基づいて電子デバイス60の良否を判定する。パターン発生器10は、発生する入力信号に基づいて、期待値信号を生成し、判定部40は、パターン発生器10が生成した期待値信号と、ディジタイザ装置50から受け取った、ディジタル信号を比較して、電子デバイス60の良否を判定してよい。

[0023]

図2は、本発明に係るディジタイザ装置50の構成の一例を示す。ディジタイザ装置50は、N個(Nは整数)のA/Dコンバータ(ADC)52、A/Dコンバータにそれぞれ対応したディジタルフィルタ56、それぞれのA/Dコンバータのサンプリングタイミングを与えるクロック54、インターリーブ部58を備える。本例において、ディジタイザ装置50は、4個のA/Dコンバータを備える。

[0024]

N個のA/Dコンバータ52は、電子デバイス60から出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換する

。N個のA/Dコンバータ52は、それぞれ実質的に同一の周波数(fs)でア ナログ信号をサンプリングする。本例において、A/Dコンバータ52a、A/ Dコンバータ52b、A/Dコンバータ52c、及びA/Dコンバータ52dは 、順にアナログ信号をサンプリングする。つまり、等位相間隔でサンプリングす ることにより、4個のA/Dコンバータ52によるサンプリング周波数は4fs となる。しかし、4個のA/Dコンバータ52で順にサンプリングするため、サ ンプリングタイミングは、等位相間隔とならない場合がある。等位相間隔に並ん だ理想的なサンプリングタイミングと、N個のA/Dコンバータ52によってサ ンプリングするサンプリングタイミングとは、位相誤差を有する。本例において 、A/Dコンバータ52aのサンプリングタイミングを基準とした場合、理想的 には、A/Dコンバータ52b、A/Dコンバータ52c、及びA/Dコンバー タ52dは、A/Dコンバータ52aの各回のサンプリングタイミングの間でそ れぞれが等位相間隔でサンプリングすることが望ましいが、実際には、A/Dコ ンバータ52b、A/Dコンバータ52c、及びA/Dコンバータ52dのサン プリングタイミングは、それぞれ理想サンプリングタイミングから位相誤差を生 じる場合がある。

[0025]

ディジタルフィルタ56は、当該位相誤差を補正する補正係数を、それぞれ対応するA/Dコンバータ52が出力したディジタル信号に乗算する。つまり、N個のディジタルフィルタ56は、N個のA/Dコンバータ52が出力するディジタル信号のそれぞれに、それぞれ対応するA/Dコンバータ52が、アナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータ52のそれぞれが、実際にアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を乗算して算出した補正信号を、インターリーブ部に出力する。ディジタルフィルタ56は、例えば有限インパルス応答(FIR)フィルタであってよい。また、ディジタルフィルタ56は、直線位相型の有限インパルス応答フィルタであることが好ましく、任意に特性を変えることのできるフィルタであることが好ましい。

[0026]

インターリーブ部58は、N個のディジタルフィルタ56がそれぞれ出力した 補正信号を所定の順序に整列させたデータシーケンスを生成する。つまり、イン ターリーブ部58は、それぞれの補正信号のデータ系列の順序を崩さずに、それ ぞれの補正信号のデータを所定の順序に整列させたデータシーケンスを生成する

[0027]

また、N個のディジタルフィルタ56は、補正係数を算出するためのインパルス応答関数が格納された記憶部をそれぞれ有してよい。この場合、N個のディジタルフィルタ56は、それぞれ対応するA/Dコンバータの理想サンプリングタイミングから、それぞれ対応するA/Dコンバータの位相誤差だけ離れたタイミングに対応するインパルス応答関数の値である補正係数と、それぞれ対応するA/Dコンバータ52が変換したディジタル信号の値とをたたみ込み演算した補正信号をそれぞれ出力することが好ましい。以下、ディジタルフィルタ56における、補正信号の算出方法の一例について説明する。

[0028]

図3は、ディジタルフィルタ56の記憶部に格納されるインパルス応答関数の波形、及びA/Dコンバータ52のサンプリングタイミングを示す。図3において、横軸は時間を表し、インパルス応答関数段における縦軸は、ディジタルフィルタ56のゲインを表す。本例においては、図2に示すように、A/Dコンバータ56が4個であって、それぞれのディジタルフィルタ56のインパルス応答関数は同一であるとして説明する。理想サンプリングタイミング段は、4個のA/Dコンバータ56が電子デバイス60から出力されたアナログ信号をサンプリングするべき理想サンプリングを示す。また、52aのサンプリングタイミング段は、図2におけるA/Dコンバータ52aが実際にアナログ信号をサンプリングする実サンプリングタイミングを示し、52bのサンプリングタイミング段は、図2におけるA/Dコンバータ52cが実際にアナログ信号をサンプリングする実サンプリングタイミングを示し、52cのサンプリングタイミング段は、図2におけるA/Dコンバータ52cが実際にアナログ信号をサンプリングする実サンプリングタイミングを示し、52dのサンプリングタイミング段は、図2におけるA/Dコンバータ52cが実際にアナログ信号をサンプリングする実サンプリングタイミングを示し、52dのサンプリングタイミング段は、図2にお

けるA/Dコンバータ52dが実際にアナログ信号をサンプリングする実サンプリングタイミングを示す。

[0029]

前述したように、N個のA/Dコンバータ52が実際にアナログ信号をサンプ リングする実サンプリングタイミングは、理想サンプリングタイミングに対して 、位相誤差を有する場合がある。本例においては、A/Dコンバータ52aのサ ンプリングタイミングを基準とした場合に、A/Dコンバータ52b、A/Dコ ンバータ52c、A/Dコンバータ52dの実サンプリングタイミングは、理想 サンプリングタイミングに対して、それぞれ τ_1 、 τ_2 、 τ_3 の位相誤差を有す る。ディジタルフィルタ56は、理想サンプリングタイミングから、それぞれ対 応するA/Dコンバータ52の位相誤差だけ離れたタイミングに対応するインパ ルス応答関数の値である補正係数と、それぞれ対応するA/Dコンバータ52が 変換したディジタル信号の値とをたたみ込み演算した補正信号を出力する。つま り、ディジタルフィルタ56は、それぞれ対応するA/Dコンバータ52が出力 するディジタル信号と、それぞれ対応するA/Dコンバータ52の実サンプリン グタイミングにおける、インパルス応答関数の値とをたたみ込み演算した、補正 信号を出力する。それぞれのA/Dコンバータにおける位相誤差は、予め与えら れていることが好ましい。それぞれのA/Dコンバータにおける位相誤差は、例 えば、所定のアナログ信号をサンプリングしたサンプリング結果に基づいて、容 易に算出することができる。以下ディジタルフィルタ56における、たたみ込み 演算について説明する。

[0030]

A/Dコンバータ52が出力するディジタル信号のデータ列をx (n)、A/Dコンバータ52の実サンプリングタイミングにおける、対応するディジタルフィルタ56のインパルス応答関数の値をh (n)とした場合に、ディジタルフィルタ56が出力する補正信号y (n)は下式で与えられる。この場合、データ列x (n)及y00 (n)に含まれるデータ数は同数であってよい。

【数1】

$$y(n) = \sum_{m=0}^{N-1} x(m)h(n-m)$$

ただし、Nはh(n)に含まれるデータ数である。また、A/Dコンバータ52 が出力し、ディジタルフィルタ56に入力されるディジタル信号のデータ列×(n)に含まれるデータ数は、A/Dコンバータ52のサンプリング周波数fs及びインパルス応答関数に基づいて定められることが好ましい。以上説明したディジタイザ装置によれば、A/Dコンバータ52の実サンプリングタイミングにおける位相誤差に基づいた補正係数を用いて、ディジタルフィルタ56において補正演算を行うことにより、位相誤差を補正した補正信号を生成でき、電子デバイス60が出力したアナログ信号を精度よく再現することができる。また、本発明に係る試験装置100によれば、精度よく電子デバイス60の良否を判定することができる。また、本例においては、A/Dコンバータ52を4個有するディジタイザ装置50について説明したが、A/Dコンバータ52をN個有するディジタイザ装置においても、同様の処理により、位相誤差を補正した補正信号を生成し、アナログ信号を精度よく再現できることは明らかである。

[0031]

本例において、N個のディジタルフィルタ56のそれぞれの記憶部は、同一のインパルス応答関数を格納していたが、他の例においては、それぞれの記憶部は、対応するA/Dコンバータ52のゲイン特性に基づいた、インパルス応答関数を格納してよい。つまり、N個のA/Dコンバータのそれぞれのゲイン特性の差を補正するようなインパルス応答関数を格納することが好ましい。また、N個のディジタルフィルタ56のそれぞれの記憶部は、対応するA/Dコンバータ52の周波数特性に基づいた、インパルス応答関数を格納してよい。つまり、対応するA/Dコンバータ52における周波数毎のゲイン特性の差を補正するようなインパルス応答関数を格納することが好ましい。

[0032]

また、本例においては、N個のディジタルフィルタの記憶部は、それぞれイン

パルス応答関数を格納したが、他の例においては、N個のディジタルフィルタの記憶部は、インパルス応答関数に基づいて算出した補正係数を格納してよい。例えば、上述した処理により算出した補正係数のテーブルを格納してよい。また、予め、複数の位相誤差又は実サンプリングタイミングに対応する補正係数のテーブルを格納してよい。つまり、N個のディジタルフィルタ56は、それぞれのディジタルフィルタ56が有するべき特性を示すインパルス応答関数において、それぞれ対応するA/Dコンバータ52の実サンプリングタイミングにおける値を、補正係数として格納する記憶部を有してよい。当該記憶部は、複数の実サンプリングタイミングに対応する補正係数のテーブルを格納することが好ましい。この場合、N個のディジタルフィルタ56は、それぞれ対応するA/Dコンバータ52が変換したディジタル信号の値と、位相誤差又は実サンプリングタイミングに基づいて選択した補正係数のテーブルとをたたみ込み演算した補正信号を出力する。

[0033]

また、記憶部が補正係数のテーブルを格納する場合であっても、記憶部がインパルス応答関数を格納する場合と同様に、記憶部は、対応するA/Dコンバータ52のゲイン特性に基づいた、補正係数を格納することが好ましい。また、記憶部は、対応するA/Dコンバータ52の周波数特性に基づいた、補正係数を格納することが好ましい。

[0034]

図4は、本発明に係るディジタイザ装置50の構成の他の例を示す。図4において、図2と同一の符号を付した物は、図2及び図3に関連して説明したものと同一又は同様の機能及び構成を有してよい。本例において、ディジタイザ装置50は、4個のA/Dコンバータ52と、A/Dコンバータ52にそれぞれタイミングを供給するクロック54と、A/Dコンバータ52にそれぞれ対応したディジタルフィルタ56と、デシメーションデータ生成部62とを有する。A/Dコンバータ52及びクロック54は、図2及び図3に関連して説明したA/Dコンバータ52及びクロック54と同一又は同様の機能及び構成を有する。

[0035]

ディジタルフィルタ56は、それぞれ対応するA/Dコンバータ52が、前記 アナログ信号をサンプリングするべき理想サンプリングタイミングと、それぞれ 対応するA/Dコンバータ52がアナログ信号をサンプリングした実サンプリン グタイミングとの位相誤差と、それぞれ対応するA/Dコンバータ52の理想サ ンプリングタイミングの、基準となるA/Dコンバータ52の理想サンプリング タイミングに対する位相差とに基づいた補正係数を、それぞれ対応するA/Dコ ンバータ52が変換したディジタル信号のそれぞれに対して乗算した補正信号を 出力する。つまり、ディジタルフィルタ56は、それぞれ対応するA/Dコンバ ータ52におけるディジタル信号を、それぞれ対応するA/Dコンバータ52に おける位相誤差を補正し、且つ異なるサンプリングタイミングでサンプリングし た信号に変換した補正信号を出力する。例えば、A/Dコンバータ52aがアナ ログ信号をサンプリングするべき理想サンプリングタイミングを、 T_1 、 T_5 、 Ta、・・・とし、A/Dコンバータ52bがアナログ信号をサンプリングする べき理想タイミングを、 T_2 、 T_6 、 T_{10} 、・・・とした場合に、ディジタル フィルタ56bは、A/Dコンバータ52bが T_2 、 T_6 、 T_{10} 、・・・のタ イミングでサンプリングしたディジタル信号を、 T_1 、 T_5 、 T_9 、・・・のタ イミングでサンプリングしたディジタル信号に位相変換し、且つA/Dコンバー タ52bにおける理想サンプリングタイミングに対する移送誤差を補正する。

[0036]

デシメーションデータ生成部62は、ディジタルフィルタ56がそれぞれ出力した補正信号の和を算出し、デシメーションデータを生成する。つまり、ディジタルフィルタ56が位相変換した補正信号の和を算出することにより、N個のA/Dコンバータ52が実際にサンプリングしたサンプリング周波数より低い周波数でサンプリングしたディジタル信号に等価なデシメーションデータを生成し、判定部40に出力する。以下、ディジタルフィルタ56及びデシメーションデータ生成部62の動作について説明する。

[0037]

図5は、ディジタルフィルタ56のそれぞれのインパルス応答関数の一例を示す。4個のA/Dコンバータ52は、理想的には図5に示すように等時間(ΔT

)毎に4個のA/Dコンバータ52が順にアナログ信号をサンプリングする。しかし、4個のA/Dコンバータ52が実際にアナログ信号をサンプリングする実サンプリングタイミングと、理想サンプリングタイミングとは、位相誤差を有する場合がある。本例においては、A/Dコンバータ52aがサンプリングする実サンプリングタイミングを基準として、A/Dコンバータ52b、A/Dコンバータ52c、A/Dコンバータ52dは、それぞれ理想サンプリングタイミングに対して、位相誤差 τ_1 、 τ_2 、 τ_3 を有する。

[0038]

4個のA/Dコンバータ52にそれぞれ対応する4個のディジタルフィルタ56は、それぞれインパルス応答関数が与えられ、インバルス応答関数に基づいて、それぞれ対応するA/Dコンバータ52が出力するディジタル信号を補正する。4個のディジタルフィルタ56のそれぞれには、それぞれ対応するA/Dコンバータ52の理想サンプリングタイミングの位相と、基準となるA/Dコンバータ52の理想サンプリングタイミングの位相との差だけ、インパルス応答関数を時間軸上で移動させた関数が与えられる。本例において、4個のディジタルフィルタ56は、それぞれ対応するA/Dコンバータ52の理想サンプリングタイミングの、A/Dコンバータ52aの理想サンプリングタイミングに対する位相差だけ、A/Dコンバータ52aのインパルス応答関数を時間軸上で負の方向に移動させた、インバルス応答関数が与えられる。それぞれのディジタルフィルタ56は、対応するA/Dコンバータ52の理想サンプリングタイミングおける、与えられたインパルス応答関数の値と対応するA/Dコンバータ52が出力したディジタル信号とをたたみ込み演算する。

[0039]

本例においては、ディジタルフィルタ 5 6 a は、図 5 に示すように、理想サンプリングタイミングにおけるインパルス応答関数の値である、 P_n 、 P_{n+4} 、・・・とディジタル信号とをたたみ込み演算する。ここで、 P_n 、 P_{n+4} 、・・・は、4 Δ T 毎のインパルス応答関数の値である。同様に、ディジタルフィルタ 5 6 b は、理想サンプリングタイミングにおける、インパルス応答関数の値である、 P_{n-3} 、 P_{n+1} 、・・・とディジタル信号とをたたみ込み演算する。

ディジタルフィルタ56c及びディジタルフィルタ56dも同様に、理想サンプリングタイミングにおけるインパルス応答関数の値とディジタル信号とをたたみ込み演算する。

[0040]

[0041]

理想サンプリングタイミングの位相差だけ時間軸上で移動したインパルス応答関数が、それぞれのディジタルフィルタ56に与えられることにより、それぞれ対応するA/Dコンバータ52がサンプリングしたディジタル信号を、基準となるA/Dコンバータ52の理想サンプリングタイミングでサンプリングしたディジタル信号に位相変換することができる。本例においては、ディジタルフィルタ56が、対応するA/Dコンバータ52がサンプリングしたディジタル信号を、A/Dコンバータ52の理想サンプリングタイミングでサンプリングしたディジタル信号に位相変換している。デシメーションデータ生成部62は、ディジタルフィルタ56が出力する、位相変換したディジタル信号である補正信号の和を算出し、4個のA/Dコンバータ52がインターリーブサンプリングすることにより、4fsの周波数でサンプリングしたディジタル信号を、fsの周波数でサンプリングしたディジタル信号を、fsの周波数でサンプリングしたディジタル信号を、fsの周波数でサンプリングしたディジタル信号を、fsの周波数でサンプリングしたディジタル信号に変換し、且つそれぞれのA/Dコンバータ52における位相誤差を補正することができる。

[0042]

本例においては、一つのA/Dコンバータ52基準として、他のA/Dコンバータ52がサンプリングしたディジタル信号を位相変換していたが、他の例にお

いては、複数のA/Dコンバータ52を基準として、他のA/Dコンバータ52 がサンプリングしたディジタル信号を位相変換してよい。例えば、A/Dコンバ ータ52a及びA/Dコンバータ52cを基準として、A/Dコンバータ52b が出力するディジタル信号を、 A/Dコンバータ52 a の理想サンプリングタイ ミングにおけるディジタル信号に位相変換し、A/Dコンバータ52dが出力す るディジタル信号を、A/Dコンバータ52cの理想サンプリングタイミングに おけるディジタル信号に位相変換してよい。この場合、4個のA/Dコンバータ 52がサンプリング周波数4fsでサンプリングしたディジタル信号を、サンプ リング周波数 2 f s でサンプリングしたディジタル信号に変換することができる 。また、本例においては、4個のA/Dコンバータ52を有するディジタイザ装 置50について説明したが、N個のA/Dコンバータ52を有するディジタイザ 装置50においても、同様の処理を行うことにより、N個のA/Dコンバータ5 2 がサンプリング周波数 N f s でサンプリングしたディジタル信号を、一つの A /Dコンバータ52がサンプリングするサンプリング周波数 f s の任意の整数倍 のディジタル信号に変換することができる。つまり、本発明に係るディジタイザ 装置50によれば、電子デバイス60が出力するアナログ信号を、任意の周波数 でサンプリングすることのでき、且つそれぞれのA/Dコンバータ52における 位相誤差を補正することのできるマルチレートディジタイザ装置を実現できる。

[0043]

また、本例におけるディジタルフィルタ56は、図2及び図3に関連して説明したディジタルフィルタ56と同様に、対応するA/Dコンバータ52のゲイン特性及び/又は周波数特性に基づいたインパルス応答関数が与えられてよい。また、ディジタルフィルタ56は、インパルス応答関数を記憶する記憶部を有してよい。また、ディジタルフィルタ56は、インパルス応答関数に基づいた補正係数のテーブルを予め記憶する記憶部を有してよい。つまり、N個のディジタルフィルタ56のそれぞれの記憶部は、対応するA/Dコンバータ52の理想サンプリングタイミングにおける、インパルス応答関数の値に、位相誤算に基づいた係数を乗算した値を、複数の補正係数として格納してよい。

[0044]

例えば、N個のディジタルフィルタ 5 6 は、所定のインパルス応答関数をポリフェーズ分解し、対応するA/Dコンバータ 5 2 の位相誤差に基づいた計数を乗算した補正係数を格納する記憶部を有してよい。例えば、ディジタイザ装置 5 0 が 4 個のディジタルフィルタ 5 6 を有する場合、それぞれのディジタルフィルタ 5 6 には、所定のインパルス応答関数 K (z)を分割数 4 でポリフェーズ分解し、ポリフェーズ分解したインパルス応答を、対応するA/Dコンバータ 5 2 の理想サンプリングタイミングに基づいた位相だけ時間軸上で移動したインパルス応答が与えられる。ディジタルフィルタ 5 6 a、5 6 b、5 6 c、及び 5 6 dに与えられるインパルス応答を E $_0$ 、 E $_1$ 、 E $_2$ 、 E $_3$ とした場合、それぞれのインパルス応答を構成する値は、図 5 を例とすると E $_0$ = ($_1$ P $_1$ P $_2$ P $_1$ P $_2$ P $_1$ P $_2$ P $_2$ P $_3$ P $_4$ P $_4$ P $_4$ P $_4$ P $_5$ P $_7$ P $_8$ P

[0045]

それぞれのディジタルフィルタ 5 6 は、与えられたインパルス応答の値に、対応する A / D コンバータ 5 2 における位相誤差に基づく係数を乗算した値と、対応する A / D コンバータ 5 2 が出力したディジタル信号とをたたみ込み演算した補正信号を出力する。つまり、A / D コンバータ 5 2 a の理想サンプリングタイミングを基準とした場合、ディジタルフィルタ 5 6 a は、インパルス応答 E_0 とディジタル信号とをたたみ込み演算し、ディジタルフィルタ 5 6 b は、インパルス応答 E_1 に e^- ($j\omega\tau_1$)を乗算した補正係数とディジタル信号とをたたみ込み演算し、ディジタルフィルタ 5 6 c は、インパルス応答 E_2 に e^- ($j\omega\tau_2$)を乗算した補正係数とディジタル信号とをたたみ込み演算し、ディジタルフィルタ 5 6 d は、インパルス応答 E_3 に e^- ($j\omega\tau_3$)を乗算した補正係数とディジタルフィルタ 5 6 d は、インパルス応答 E_3 に e^- ($j\omega\tau_3$)を乗算した補正係数とディジタル信号とをたたみ込み演算した補正信号をそれぞれ出力する。一例として、4 個のディジタルフィルタ 5 6 におけるインパルス応答の伝達関数 H(z)は、下式で与えられる。

【数2】

 $H(z) = E_0(z^4) + e^{j\omega \tau_1} E_1(z^4) z^{-1} + e^{j\omega \tau_2} E_2(z^4) z^{-2} + e^{j\omega \tau_2} E_3(z^4) z^{-3}$

[0046]

図6は、本発明に係るディジタイザ装置50の構成の他の例を示す。ディジタイザ装置50は、N個のA/Dコンバータ52、N個のクロック54、N個のディジタルフィルタ56、第1インターリーブ部64、及び第2インターリーブ部66を有する。図6に示すA/Dコンバータ52及びクロック54は、図2及び図3に関連して説明したA/Dコンバータ52及びクロック54と同一又は同様の機能及び構成を有する。また、図6に示すディジタルフィルタ56は、図4及び図5に関連して説明したディジタルフィルタ56と同一又は同様の機能及び構成を有する。

[0047]

第1インターリーブ部64は、N個のA/Dコンバータ52が変換したディジタル信号を、所定の順序に整列させた第1データシーケンスを生成し、出力する。ディジタルフィルタ56は、第1インターリーブ部が出力した第1データシーケンスをそれぞれ受け取り、N個のA/Dコンバータがアナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータがアナログ信号をサンプリングタイミングとの位相誤差に基づいた補正係数と、第1データシーケンスとをたたみ込み演算し、第1データシーケンスより少ないデータ数のデシメーションデータをそれぞれ生成し、出力する。ディジタルフィルタ56は、図4に関連して説明したデシメーションデータ生成部を有してよい。ディジタルフィルタ56は、図4及び図5に関連して説明した処理と同一又は同様の処理で、当該デシメーションデータを生成する。第2インターリーブ部66は、N個のディジタルフィルタ56が出力したデシメーションデータのデータを、所定の順序に整列させた第2データシーケンスを生成する。

[0048]

例えば、A/Dコンバータ52がそれぞれディジタル信号のデータ列 \mathbf{x}_a (\mathbf{n})、 \mathbf{x}_b (\mathbf{n})、 \mathbf{x}_c (\mathbf{n})、 \mathbf{x}_d (\mathbf{n})を出力した場合、第1インターリーブ部64は、データ列 \mathbf{x}_a (\mathbf{n})、 \mathbf{x}_b (\mathbf{n})、 \mathbf{x}_c (\mathbf{n})、 \mathbf{x}_d (\mathbf{n})のデータを、それぞれのデータ列の順序を崩さずに、所定の順序に整列させた第1データシーケンスy(4n)を生成する。データ列 \mathbf{x}_a (\mathbf{n})、 \mathbf{x}_b (\mathbf{n})、 \mathbf{x}_c (\mathbf{n})

)、 x_d (n)のそれぞれのデータ数を n とすると、第 1 データシーケンス y (4 n)のデータ数は 4 n である。ディジタルフィルタ 5 6 はそれぞれ第 1 データシーケンス y (4 n)を受け取り、4 n より少ないデータ数のデシメーションデータ z_a (m)、 z_b (m)、 z_c (m)、 z_d (m)を生成する。ディジタルフィルタ 5 6 は、図 4 及び図 5 に関連して説明したように、受け取ったデータ列 x_a (n)、 x_b (n)、 x_c (n)、 x_d (n)を、それぞれ対応する A / Dコンバータの理想サンプリングタイミングでサンプリングした場合のデータ列に位相変換したデシメーションデータ z_a (m)、 z_b (m)、 z_c (m)、 z_d (m)を生成する。第 2 インターリーブ部 6 6 は、デシメーションデータ z_a (m)、 z_b (m)、 z_c (m)、 z_d (m)のデータを所定の順序に整列させた第 2 データシーケンスを生成する。

[0049]

例えば、データ列 \mathbf{x}_a (\mathbf{n})、 \mathbf{x}_b (\mathbf{n})、 \mathbf{x}_c (\mathbf{n})、 \mathbf{x}_d (\mathbf{n})のそれぞれのデータ数を1とした場合、第1データシーケンスのデータ数は4である。ディジタルフィルタ56は、それぞれデータ数4の第1データシーケンスを受け取り、データ数1のデシメーションデータを生成し、出力してよい。この場合、第2インターリーブ部66は、データ数が4の第2データシーケンスを生成する。このように、本例におけるディジタイザ装置50によれば、ディジタルフィルタ56におけるたたみ込み演算によってサンプリングレートの低下が生じる場合であっても、2個のインターリーブ部を備えることにより、実質的にサンプリングレートの低下を防ぐことができ、且つA/Dコンバータ52における位相誤差を補正することができる。本例においては、ディジタイザ装置50は4個のA/Dコンバータを有していたが、他の例においては、N個のA/Dコンバータを有するディジタイザ装置50であっても、同様にサンプリングレートの低下を防ぎ、且つ位相誤差を補正することができる。

[0050]

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改

良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

[0051]

【発明の効果】

上述説明から明らかなように、本発明に係るディジタイザ装置50によれば、A/Dコンバータ52における位相誤差を補正し、電子デバイス60が出力したアナログ信号を精度よくディジタル信号に変換することができる。また、本発明に係る試験装置100によれば、電子デバイス60が出力したアナログ信号を精度よくディジタル信号に変換することができ、精度よく電子デバイス60の良否を判定することができる。また、アナログ信号をサンプリングするサンプリング周波数を容易に変更することができる。

【図面の簡単な説明】

- 【図1】 本発明に係る試験装置100の構成の一例を示す。
- 【図2】 本発明に係るディジタイザ装置50の構成の一例を示す。
- 【図3】 ディジタルフィルタ56の記憶部に格納されるインパルス応答関数の波形、及びA/Dコンバータ52のサンプリングタイミングを示す。
 - 【図4】 本発明に係るディジタイザ装置50の構成の他の例を示す。
- 【図5】 ディジタルフィルタ56のそれぞれのインパルス応答関数の一例を示す。
 - 【図6】 本発明に係るディジタイザ装置50の構成の他の例を示す。
 - 【図7】 従来のディジタイザ装置200の構成を示す。


【符号の説明】

- 10・・・パターン発生器、20・・・波形整形器、30・・・デバイス接触部、40・・・判定部、50・・・ディジタイザ装置、52・・・A/Dコンバータ
- 54・・・クロック、56・・・ディジタルフィルタ、58・・・インターリー ブ部、60・・・電子デバイス、62・・デシメーションデータ生成部、64・
- ・・第1インターリーブ部、66・・・第2インターリーブ部、100・・・試


験装置

【書類名】 図面


【図1】




【図2】




【図3】




【図4】








【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 複数のA/Dコンバータ間におけるサンプリング位相誤差の補正が可能なインターリーブA/D変換方式波形デジタイザ装置を提供する。

【解決手段】 電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/Dコンバータが出力するディジタル信号のそれぞれに、それぞれ対応するA/Dコンバータが、アナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータのそれぞれがアナログ信号をサンプリングした実サンプリングタイミングとの位相誤差に基づいた補正係数を乗算して算出した補正信号を出力する、N個のA/Dコンバータにそれぞれ対応したN個のディジタルフィルタとを備えることを特徴とするディジタイザ装置を提供する。

【選択図】

図 2

出願人履歴情報

識別番号

[390005175]

1. 変更年月日

1990年10月15日

[変更理由]

新規登録

住 所

東京都練馬区旭町1丁目32番1号

氏 名

株式会社アドバンテスト